6.3 指令执行的过程——指令周期

考纲定位：计算机组成原理 · 第 6 章 中央处理器（6.3） | 重要度 ★★★★ | 常见考法：选择题（指令周期组成、机器周期/时钟周期、定长/变长）

一句话核心：指令周期 = 取指（+间址）+ 执行（+中断）；机器周期是取一个存储字的最短时间，时钟周期是更小的节拍单位

一、指令周期的组成

指令周期

- **指令周期是指CPU从主存取出并执行一条指令所需要的时间。**
  - ☐ **无条件转移指令（例如JMP ADDR），只需要取指阶段（包含译码）和执行阶段。**
  - ☐ **采用间接寻址方式的指令，需要进行2次访存才能取出操作数（先取操作数有效地址、然后从有效地址处取出操作数），因此，需要取指阶段、间址阶段和执行阶段。**
  - ☐ **当指令执行完毕后如果出现中断请求，CPU将进入中断响应阶段，进行保存断点、将中断处理程序入口地址送入程序计数器PC，进而实现当前程序与中断处理程序的切换。**
- **综上所述，一个完整的指令周期包含取指周期、间址周期、执行周期和中断周期4个阶段。**



本图定位：给出“典型四阶段”的指令周期划分，是后续数据通路与时序设计的骨架

考点/易错

- 取指周期一定存在；间址周期和中断周期是“可选阶段”
- 无条件转移指令只有取指 + 执行；采用间接寻址的指令至少包含取指 + 间址 + 执行
- 中断周期不是“中断请求”本身，而是 CPU 响应中断后保存断点、送 ISR 入口的硬件阶段
- 断点保存位置取决于事件类型：Fault 保存当前指令地址，Trap/中断保存下一条指令地址，见 6.21




- 以上仅仅是一种典型的指令周期划分方式，但这并不意味着所有架构的计算机都是这样划分指令周期的。
- 除上述4个阶段外，还可能包括：
  - 总线周期：完成总线操作以及总线控制权转移所需要的时间。
  - I/O周期：完成输入/输出操作所需要的时间。
- 不同指令的指令周期可能不同，例如：
  - 无条件转移指令的指令周期仅包含取指周期和执行周期。
  - 采用间接寻址方式的指令，其指令周期至少包含取指周期、间址周期和执行周期。

补充

- 除四个典型阶段外，还可能出现总线周期、I/O 周期；不同架构的划分不完全一样，408 以教材的四阶段为基准
- “指令周期”是执行一条指令的总时间，不等于“机器周期”，也不等于“时钟周期”

二、指令周期的时长表示


- 为了便于各指令同步，可将指令周期划分成若干个机器周期。
  - 机器周期：一般是指从主存取出一个存储字所需的最短时间。
  - 每个机器周期由若干个时钟周期构成。



本图定位：把指令周期逐层分解为机器周期、时钟周期，解决“时间怎么算”的问题


考点/易错

- 机器周期：一般指从主存取出一个存储字所需的最短时间
- 一个机器周期包含若干时钟周期；一个指令周期包含若干机器周期
- 计算题先确认题目给的是机器周期数还是时钟周期数，再乘对应时间；不要直接把机器周期当拍
- 不同机器周期的长度可能不同；定长指令周期中所有指令周期相同，变长指令周期按需分配



■ **每个指令周期所包含的机器周期的数量、每个机器周期所包含的时钟周期的数量并不一定是固定的，这与处理器架构的具体实现有关，一般分为以下两种：**

- ☐ **定长指令周期** 早期计算机 **所有指令的指令周期相同（指令周期所包含的机器周期的数量固定、机器周期所包含的时钟周期的数量也是固定的）。**
- ☐ **变长指令周期** 现代计算机 **各指令按时钟周期（而不是机器周期）进行同步，每条指令的执行所需的时钟周期数量“按需分配”，因此，机器周期的概念逐渐消失。**



补充

- 早期 CPU 采用定长指令周期，控制简单但会浪费时间；现代 CPU 多采用变长指令周期，机器周期的概念逐渐弱化
- 现代时序以时钟周期为基本节拍，见 6.12；三级时序（状态周期/节拍电位/节拍脉冲）见 6.9

三、易错辨析

- 间址周期不是所有指令都有；直接寻址没有间址阶段
- 中断周期不是“检测到中断请求”，而是“响应中断后的硬件动作”
- 机器周期 ≠ 时钟周期；指令周期 ≠ 机器周期
- 定长指令周期“所有指令一样长”，不代表“每条指令都高效”；变长指令周期更灵活，但控制复杂

- 断点位置不是一律“下一条指令”：Fault 是当前指令，Trap/中断是下一条，Abort 无意义

四、知识关联

- 前置：6.1 CPU概述、6.2 指令执行的过程——一般过程
- 后续：6.4 指令执行的过程——指令执行各阶段的数据流、6.5 数据通路、6.9 控制器——CPU时序及其控制方式
- 跨章：6.21 异常与中断——概述、8.10 单级中断处理流程
- 全章导航：6.0 导航与术语